日本光刻机大厂佳能（Canon）去年正式发布不使用光刻机的纳米压印技术（NIL）芯片制造设备，预计为小型半导体制造商能以较低成本生产先进制程芯片开辟出一条全新路径。不过这项非光刻机的半导体设备因超过14nm技术，仍受到日本政府限制对中国出口，虽然如此，纳米压印也将为中国半导体业提供一个绕过EUV光刻机来发展先进制程的新思路。
据《芯智讯》报导，近日佳能高管武石洋明对媒体表示，具有先进制程能力的FPA-1200NZ2C新型纳米压印设备将会在2024年至2025年间出货。这种使用纳米压印技术将集成电路的结构转移到晶圆上，类似于印刷技术，在晶圆上只压印1次，就可以在特定的位置形成复杂的2D或3D电路图。
纳米压印设备生产线比起EUV光刻机生产线的成本，只有光刻机的40%左右。（图／佳能公司）
报导指出，当下的5nm制程的先进半导体设备市场由ASML的EUV光刻机所垄断，单台价格约1.5亿美元。对更先进的2nm及以下制程的芯片，ASML推出了成本更为高昂的High-NA EUV光刻机，单台价格或将超过3亿美元，这也使得尖端制程所需的成本越来越高。
相比之下，佳能的目前的纳米压印技术将可以使得芯片制造商不依赖EUV光刻机，就能生产最小到达5nm制程的逻辑半导体。此前佳能公司亦曾表示，如果改进光罩，纳米压印甚至可以生产2nm先进制程的芯片。
报导说，这意味着佳能的纳米压印技术有机会帮助佳能缩小其与ASML的差距，更关键的是，佳能的纳米压印设备成本和制造成本都远低于ASML的EUV光刻机。据估算，1次纳米压印工序所需要的成本，有时能降至传统曝光设备工序的一半，它的设备价格更低，购置设备厂商的规模可以较小，研发用途亦更容易引进。整体而言，采用纳米压印技术，将可使得整体设备投资降低至EUV光刻机生产线设备约40%的水准。
目前佳能还未公布其纳米压印设备的定价，佳能CEO御手洗富士夫此前曾表示，该公司的纳米压印设备的价格将比ASML的EUV光刻机低一位数（即仅有10%）。
报导表示，纳米压印与现有的基于DUV或EUV光刻的产线并不兼容。现有的大型芯片制造商无法再现有产线中直接使用纳米压印技术，需要重新建立全新的生产线，这可能会阻碍纳米压印技术的推广。
此外，佳能的纳米压印设备很可能无法对中国大陆出口，在日本的出口管制清单中就有限制「可实现45nm以下线宽的压印光刻装置」的规定。佳能CEO御手洗富士夫也曾表示，佳能可能无法将这些（基于纳米压印技术的）芯片制造设备出口到中国，「我的理解是，任何超过14nm技术的出口都是被禁止的，所以我认为我们无法销售。」
虽然如此，如果佳能的纳米压印设备能够在实际量产当中获得成功，也将为中国半导体业提供一个可以绕过EUV光刻机继续发展先进制程的新思路，中国半导体设备厂商也可以选择纳米压印技术路线来开发相关的设备，来助力中国国产先进制程的进一步突破。
